This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-127679

(43) Date of publication of application: 31.05.1988

(51)Int.CI.

HO4N 5/335

(21)Application number: 61-272979

(71)Applicant : CANON INC

(22)Date of filing:

18.11.1986


(72)Inventor: HONMA HIDEO


(54) SOLID-STATE IMAGE PICKUP DEVICE

(57)Abstract:

PURPOSE: To obtain an image pickup signal with excellent picture quality by providing a drive means to drive a readout line selection means and a clearance selection means by two drive signals with different phases.

CONSTITUTION: Each vertical line 104 is connected to an output terminal 113 via a switch transistor (TR) 113A and an amplifier 120 and each switch TR 113A is driven horizontally by a horizontal register 103 sequentially. Thus, a picture information signal stored in each picture element of a horizontal line through readout is outputted to the output terminal 113 sequentially via each vertical line. Thus, the two drive pulses ϕV1 and ϕV2 are generated during a blank period 303 at each 1H (horizontal scanning) and the phases are deviated to each other, an AND gate of a clear resistor 102 is turned on at first by the pulse ϕV2 and the an AND gate of the read register 101 is turned on by the pulse ϕV1.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Date of registration

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63-127679

(5) Int Cl.4

識別記号

厅内整理番号

43公開 昭和63年(1988)5月31日

H 04 N 5/335

Q - 8420 - 5C

審査請求 未請求 発明の数 1 (全5頁)

固体撮像装置 図発明の名称

> 2)特 願 昭61-272979

願 昭61(1986)11月18日 23出

②発 明 者 間 英 雄

神奈川県川崎市高津区下野毛770番地 キャノン株式会社

玉川事業所内

キャノン株式会社 ⑪出 願

東京都大田区下丸子3丁目30番2号

②代 理 人 弁理士 谷 義 一

> 昍 Ħ

1. 発明の名称

固体撮像装置

2. 特許請求の範囲

マトリクス状に配置した光電変換素子および該 光電変換索子から信号を取り出すための水平およ び垂直ラインを有する光電変換部と、

該光電変換部における信号読みだしのための水 平ラインを選択する読み出しライン選択手段 ٠٠. ع

前記光電変換部におけるクリアのための水平ラ インを選択するクリアライン選択手段と、

前記読み出しライン選択手段および前記クリア ライン選択手段を互いに異なった位相の2つの駆 動信号で駆動するための駆動手段とを具えたこと を特徴とする固体損像装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は電気的シャッタ機能を有する固体撮像 装置に関するものである。

[従来の技術]

従来、固体撮像装置において、電荷蓄積時間 は、一定値、すなわち一般的に1フィールド期間 = 1 /80sec 、あるいは1フレーム期間=1/30 sec であった。これはそのレジスタ構成により読 出し、あるいはクリア画素へのアクセスタイミン グがそのように固定されるためであり、また破壊 競出し方式では、それ以上の電荷器積時間すなわ ち露光時間は不可能であるからである。

[発明が解決しようとする問題点]

そのため、電気的シャッタ機能を有する固体撮 像装置として、特開昭 5 9 - 108459号公報に記載 のものがあるが、読み出しおよびクリアのタイミ ングが一致しており、読み出し不可能になるおそ れがある。

本発明の目的は、固体版像装置において、読出

[問題点を解決するための手段]

用トランジスタ107 A を介して各水平ラインに加えられる。各トランジスタ107 A のゲートは、読み出しレジスタ101 の各出力端子に接続され、該レジスタ101 の出力オンの水平ラインのみにパルス信号 V R が印加され、そのラインの各画素のゲートに同パルス信号 V R が加えられる。

111 は水平レジスタを動作させるバルス信号 φ H の入力端子、112 は水平レジスタ103 をスタートさせるバルス信号 φ H S の入力端子、113 は信号出力端子、114 は垂直ライン104 V をリ

とを具える。

[寒施例]

第1図に本発明の実施例を示す。第1図におい て、104 は光電変換部であって、各々が画案を構 成する必要数の光電変換案子をマトリクス状に配 置し、さらに各光電変換素子に蓄積した画像情報 をとりだすための水平ライン104 H、 延直ライン 104 Vを有する。101 は読出し水平ライン104 H を選択する2相駆動の読出しレジスター、102 は クリアする水平ラインを選択する2相駆動のクリ アレジスター、103 は読出しレジスタ101 で選択 された水平ラインにおける各光電変換素子(画 素)から各垂直ライン104 Vを介して読出された 信号を水平方向に読出す水平レジスタ、105. 106 は読出しレジスタを動作させるための互いに . 位相が異なった2つのパルス信号φV1、φV2 の入力端子、108 は読出しレジスタ101 をスター トさせるパルス信号 ФVRSの入力端子、107 は 各画素から信号を読出すためのバルス信号VRの 入力端子であって、パルス信号VRは、スイッチ

セットするバルス信号 中RSTの入力端子である。各垂直ライン104 Vはスイッチ用トランジスタ113 A、増幅器120 を介して出力端子113 に接続され、各スイッチ用トランジスタ113 Aは水平レジスタ103 によって、水平方向に順次駆動される。これによって、読み出して水平ラインの各画素に蓄積された画像情報信号は、各垂直ラインを介して順次出力端子113 に出力される。

レシスタ101 は第2図のような D フリップフロップによって 構成されるシフト レジスタからなる。

第 2 図に示すように 204 は D フリップフロップ、 205 はアンドゲート、 206 はレジスタ出力信号である。 す なわちこのシフトレ ジスタ は各スタートバルス Ø V R S に同期して駆動バルス Ø V 1 . Ø V 2 を加えることにより、 その情報が駆動バルス に同期して順次転送され、 その間 バルス信号 Ø V 1 がオンであって、アンドゲート 205 に入力する D フリップフロップ 204 の Q 出力がオンのときにそのアンドゲート 205 から信号が出力

され、スイッチ用トランジスタ 107 A のゲートに 入力される。

また、クリレジスタ102 も第 2 図と同様構成であって、第 2 図中アンドゲート 205 の一方の入力 端が入力端子106 に接続される点だけが読み出し レジスタ101 と異なる。

したがって、第3図に示すように、2つの駆動バルス φ V 1 および φ V 2 は、1 H (水平走査) 毎にそのブランク 期間 303 中に発生し、しかも互いに位相がずれており、バルス φ V 2 によってまずクリアレジスタ102 のアンドゲートがオンする。

第4図はクリアスタートバルス ø V C S と読み出しスクートバルス ø V R S との関係の一例を示す。この例では、ある水平 ラインについてみると、クリアスタートバルス ø V C S によってクリアされた後、aH(aは正の整数)経過時点で読み出しスタートバルス ø V R S によって読み出し開始されることになる。したがって、この期間

第1図の実施例における回路の変更例を第6図に示す。すなわち、第3図に示したように読出しおよびクリア動作は時分割して行うようにしているので、その各々のスイッチ用トランジスタ107 A および110 A を介して各水平ラインに供給するVR およびVC バルスの入力端子608 を共用にすることができる。

他の構成は第1図の実施例と同じである。

第5図はクリアスタートバルス の以係の他の別係の他の別係の他の別係の他の別係の他のの別では読み出しバルスの別係のの記み出しバルスの問題ではいから次の読み出しバルスの日本で「がない」というでは、これによって、各の破壊型のいずれのでは、および破壊型のいいではない。これをでは、これではない。これをはないでは、ブルーミング、スミア等の画像でありまするので、ブルーミング、スミア等の画像のである。

第4図、第5図においては蓄積時間は1フィールド以下を示しているが、これは1フィールド以上でもかまわない。この場合読み出しスタートバルス ø V R S は 1 フィールド毎、クリアスタートパルス ø V C S は任意の間隔で外部の制御回路により発生させればよい。

グ)のオーバーラップを防止できる。

また第5図に示したように 寄積時間が1フィールド以下の場合、 蓄積時間以外で1 H毎にクリアすることによりブルーミング、スミアを抑圧可能であり、また残像の低減が可能となる。

[発明の効果]

以上説明したように本発明によれば、優れた画質の優像信号が得られ、読み出しおよびクリアのタイミングがオーバーラップすることがなく、しかも任意の蓄積時間が得られる優像装置を提供することができる。

4. 図面の簡単な説明

第1図は本発明一実施例の構成図、

第2図は読み出しレジスタ、クリアレジスタ機能の構成図、

第3図は読み出しクリアパルスのタイミングチャートを示す図、


第 4 図 および第 5 図は読み出しスタートバルス、クリアスタートバルスのタイミングチャートを示す図、


区 22

郑

第6図は読み出しクリアバルス入力回路変更例を示す図である。


- 101 … 読出しレジスタ、
- 102 …クリアレジスタ、
- 103 …水平レジスタ、
- 104 …光電変換部。






第 1 図


特開昭63-127679(5)




> 第3 図



第 4 1×1



第 5 図



第 6 図